集積回路(LSI)設計技術者を募集しております。ASIC設計、Verilog設計をご担当いただきます。最初は1週間ほどお客様先に常駐していただきその後はテレワークでの作業になりますが週1日程お客様先に出社いただきます。お客様所在地は東京都内です。作業期間は長期になります。

ASIC設計ご経験、Verilog設計・検証ご経験5年以上の方。

弊社が懇意にしているお取引先様の案件情報です。長期でご参画可能な方を募集しております。基本的にテレワークでの作業ですが、お客様先（東京都内）にて週1日打合せが発生しますので関東在住の方を募集しております。