SNSアカウントでログイン
・ LSI論理検証経験 (5年以上) ・ VCS/JasperGold使用経験 ・ Verilog-HDL ・ CPU バスシステム知識(AMBA含む)
情報提供元: PE-BANK
11ヶ月前
・ LSI論理検証経験 (2年以上) ・ Linuxでの業務経験 ・ Verilog-HDLを理解できていること
2年以上前
・半導体のアナログ回路設計経験
情報提供元: HiPro Tech(ハイプロテック)
2年弱
ASIC設計ご経験、Verilog設計・検証ご経験5年以上の方。
2年前
・FPGA設計経験 ・Vivadoでの設計経験 ・Verilogでの設計経験 ・独力で論理設計が行える
<必須スキル> VerilogなどのHDL開発経験 <あれば尚可> C言語での開発経験 LSIフロントエンド 設計・検証経験 ASIC等の回路に関わる開発経験
情報提供元: IT@JOB
3年前
Verilog経験者。 Excel、Word、Powerpoint経験。
情報提供元: ココナラテック
7年前
・FPGA設計・検証経験(3年以上) ・Verilog HDL、またはVHDL設計者 ・C言語スキルを有する方
・デジタル回路設計/機能検証(Verilog_HDL)ができる方 ・C言語 perl Unix/Linux 対応ができる方
・Verilogを使った論理設計/検証経験3年以上 ・XILINX FPGA開発経験3年以上
・FPGA設計・検証経験(5年以上) Xilinx FPGA設計経験 ViVado使用経験 仕様通りにRTL設計・検証 タイミング検証、内部信号確認経験 ・高速I/F部設計経験 ・Verilog HDL設計経験(5年以上)
・FPGA設計・検証経験(5年以上) 仕様通りにRTL設計・検証 タイミング検証、内部信号確認経験 ・Verilog HDL設計経験(5年以上)
・基板回路設計・評価経験(5年以上) ・ARM搭載ボード設計経験者 ・数GHzの高速信号の回路設計経験
Unix/Linux Cでの設計、開発及びVerilog-HDLによるRTL設計、検証、検証環境構築経験
最近の検索条件
他の関連スキルの案件を見る
他の都道府県別の案件を見る
他の職種の案件を見る
他の業界の案件を見る
他の単価の案件を見る
© en Inc.|エン株式会社(旧:エン・ジャパン株式会社)
単価
-
最寄駅
都道府県
稼働日数
働き方
職種
業界
開発言語
フレームワーク
インフラ系
デザイン系
その他
エージェント
特徴
SNSアカウントでログイン