【東京に出社可能な方】【SystemVerilog, Verilog-HDL, VHDL、C/C++, Python/フルリモート/週5日】半導体開発RTL開発エンジニア（RTL設計・検証）

======================== ※必ずお読みください※ 【必須要件】 東京の顧客先に出社可能な範囲にお住まいの方 （フルリモートでも不定期に出社が必要な可能性がございます） 【外国籍の方の場合】 日本語が母国語の方 ======================== LSI・FPGA開発（フロントエンド）のお仕事です。 【具体的な仕事内容、要件等】 ・受託業務 ： 顧客要求仕様に基づくRTL設計、検証仕様作成、検証 ・検証ツール（EDA)やハードウェアエミュレータ、プロトタイピングシステムにご興味のある方も是非！ 作業環境：Linux/UNIX 言語 ：SystemVerilog, Verilog-HDL, VHDL、C/C++, Python Simulator/EDA：VCS, IES, QuestaSIM をはじめフォーマルベリファイアなど各種EDAツール

・1年以上のHDL（Verilog-HDL/VHDL）設計の経験、 ・SystemVerilog TB、AMBAの知見（AXI）、C言語の知見

・UVMの知見、使用経験 ・各種インターフェイス 規格（PCIなど）

20代活躍中, 30代活躍中, 40代活躍中, 50代活躍中

2回 / オンライン

■開発工程 要件定義, 基本設計, 詳細設計, 実装, テスト, コンサルティング ■稼働開始日 2023年3月1日 ■募集人数 1名 ■チーム規模 2-5名